PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-229378

(43)Date of publication of application: 13.10.1986

(51)Int.CI.

H01L 45/00 H01L 21/205 H01L 27/10

(21)Application number: 60-071618

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

04.04.1985


(72)Inventor: IWAMATSU SEIICHI

(54) AMORPHOUS SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To attain high integration, in a case where an amorphous semiconductor device is applied to an integrated circuit device, by changing the transverse amorphous semiconductor device into a vertical amorphous semiconductor device.

CONSTITUTION: On a silicon substrate 11, a silicon oxide film 12 is formed, on which a first electrode 13 is formed. On the electrode 13, an insulating film 14 is formed, through which a small hole reaching the electrode 13 is opened. Amorphous semiconductor 15 such as amorphous silicon is formed so as to fill at least the small hole, the surface of the amorphous semiconductor 15 continuing to a second electrode 16.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-229378

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)10月13日

H 01 L 45/00 21/205 27/10 6466-5F 7739-5F 6655-5F

i55-5F 審査請求 未請求 発明の数 1 (全2頁)

9発明の名称 アモルフアス半導体装置

②特 願 昭60-71618

②出 願 昭60(1985)4月4日

 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

イコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 最 上 務

明 超 書

発明の名称

アモルファス半導体装置

2. 特許請求の報酬

絶数体上には無1の電筋が形成され、数無1の電衝上には絶数痕が形成され、数絶数膜には物配 第1の電板に達する小孔が穿かれ、少くとも数小 孔を握めてアモルファス半導体が形成され、数ア モルファス半導体の表面は第2の電板と速って成 ることを筋像とするアモルファス半導体は無

3. 発明の詳細な説明

(貴東上の利用分野)

本発明はアモルファス半導体装置の構造に関す る。

(発明の紙要)

本発明は絶録基板に対して垂直に アモルファス 半導体を形成した構造となすことを特徴とした半 導体装置。

〔從米技術〕

従来、アモルファス半導体装置は、第1回に示すどとく、絶縁基板に対しアモルファスシリコン 等のアモルファス半導体を水平に形成することを 通例としていた。

これらアモルファス半導体装置は、電気間にパルス電圧を印加してアモルファス状態と結晶状態とをスイッチさせて、電気的導通をオン。オフさせて用いる等している。

(発明が無決しようとする問題点及び目的)

しかし、上記従来技術では、絶難基板に対して アモルファス半導体膜がいわゆる機器に形成され るため、集積回路に用いる場合に高集積化できな いという欠点があった。

本発明はかかる従来技術の欠点をなくし、いわ

特開昭61-229378 (2)

ゆる展型アモルファス半導体装置を実現し、集積 値略の高集積化を計ることを目的とする。

(問題を解決するための手段)

本発明のアモルファス半導体装置にかいて、絶 操体上には禁1の電振が形成され、放着1の電振 上には絶線膜が形成され、放絶機関には前配割1 の電振に達する小孔が穿かれ、少くとも放小孔振 めてアモルファス半導体が形成され、放アモルフ ァス半導体の表面は第2の電電と速って成ること を特象とする。

(作用)

本発明の上記様成ドよれば、いわゆる模型でモルファス単導体装置が構成でき、集務国路ド用いた場合ド高集務化が可能となる。

(疾 施 例)

第1回は本発明の一実施例を示すアモルファス 単導体後載の断面図である。

すなわち、シリコン基板1 1 上にシリコン酸 1 2 が形成され、彼シリコン酸化酸 1 2 上には第 1 の 電板 1 3 が形成され、放筋 1 の電板 1 3 上には絶

4. 14 舱景宴

5, 6, 13, 16 ----- 電報

H H

出層人 株式会社 赊助精工会

代導人 弁理士 是 上 務

最終14が形成され、飲絶無終14には前記祭1の電転13に達する小孔が穿かれ、少くとも飲小孔を埋めてアモルファスシリコン等のアモルファス半導体15が形成され、放アモルファス半導体15の表面は第2の電転16と返って成るものである。

〔発明の効果〕

以上述べたように発明によれば、いわゆる検型 フキルファス単導体装置を模型フモルファス単導体装置となすことにより、アモルファス単導体装置を集積即路装置に応用する場合に、集積額路接置を高集積化できる効果がある。


4 図面の簡単な説明

第2回は従来技術によるアモルファス半導体装 後の新聞園。第1回は本発明によるアモルファス 半導体装備の新聞園である。


1. 11…… シリコン芸板

2. 12 …… シリコン酸化膜

3, 15…… アモルファス中導体



第1図



第 2 図